CLIPPEDIMAGE= JP361080226A

PAT-NO: JP361080226A

DOCUMENT-IDENTIFIER: JP 61080226 A TITLE: ACTIVE MATRIX DRIVING DEVICE

PUBN-DATE: April 23, 1986

INVENTOR-INFORMATION:

NAME

ICHIKAWA, OSAMU HIGUCHI, TOYOKI

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY N/A

APPL-NO: JP59201529

APPL-DATE: September 28, 1984

INT-CL (IPC): G02F001/133; G02F001/133; G09G003/20;

G09G003/36

US-CL-CURRENT: 349/151,349/FOR.109 ,349/FOR.127 ,349/33

,349/38 ,349/149

,349/151

## ABSTRACT:

PURPOSE: To decrease the number of integrated circuits and electric power

consumption and to decrease considerably connecting points by disposing

switching element groups to the periphery of the active matrix display element

array on a driving circuit substrate for a display device.

CONSTITUTION: A silicon oxide film having address electrodes 32a∼ 32w for a

display part, peripheral source wiring terminal parts 34a∼ 34h, 341∼ 34s,

peripheral gate wirings 36a∼ 36h and through-hole parts 38 is formed on a

transparent glass substrate 30. Data electrodes 44a∼ 44w are connected to

one end part of a thin semiconductor film of the substrate display part and

drain electrodes to the other end part to constitute the switching elements.

Peripheral source electrodes are connected to one end part of the thin

semiconductor film in the peripheral part of the substrate and peripheral drain

electrodes to the other end. Part of the peripheral source electrodes are

connected via the through-hole parts 38 to the peripheral source wiring

terminal parts 34a∼ 34h and part of the peripheral drain electrodes are

connected via the through-hole parts 38 to the address electrodes of the display part.

COPYRIGHT: (C) 1986, JPO& Japio

07/03/2001, EAST Version: 1.02.0008

# ⑲ 日本国特許庁(JP)

⑩ 特許出願公開

# <sup>12</sup> 公開特許公報(A)

昭61-80226

@Int\_Cl\_4 識別記号 庁内整理番号 匈公開 昭和61年(1986) 4月23日 G 02 F 1/133 129 B - 7348 - 2H118 D = 8205 - 2HG 09 G 3/20 7436-5C 3/36 7436-5C 審査請求 未請求 発明の数 1 (全14頁)

②特 願 昭59-201529

29出 願 昭59(1984)9月28日

②発 者 明 市 Ш 修 川崎市幸区小向東芝町1 株式会社東芝総合研究所内 彻発 明 者 舖 П 喜 川崎市幸区小向東芝町1 株式会社東芝総合研究所内

⑪出 願 人 株式 会社 東芝 川崎市幸区堀川町72番地

四代 理 人 弁理士 則近 憲佑 外1名

明 細 割

### 1. 発明の名称

アクティブ・マトリックス駆動装置

## 2. 特許請求の範囲

(2) 前記アクティブ・マトリックス部のスイッチ

ング業子はTFT( Thin Film Transistor )からなることを特徴とする特許請求の範囲第1項記載のアクティブ・マトリックス駆動装置。

(3)前記アクティブ・マトリックス部の電極配破はアドレス配像とデータ配線からなることを特徴とする特許請求の範囲第1項記載のアクティブ・マトリックス駆動装備。

(4)前記アクティブ・マトリックス部から延設された各配線は前記アクティブ・マトリックス部の電極配線がそのまま延設されたものであることを特徴とする特許請求の範囲第1項記載のアクティブ・マトリックス駆動装置。

(5)前記アクティブ・マトリックス部から延設された各配線は前記アクティブ・マトリックス部の電極配線にエラストマー若しくはワイヤボンデングにより電気的に接続されたものであることを特徴とする特許請求の範囲第1項記載のアクティブ・マトリックス駆動装置。

(6) 前記2種の信号により前記延設された各配線を選択駆動する複数のスイッチング第子はTFT

(Thin Film Transistor) からなることを特徴とする特許請求の範囲第1項記載のアクティブ・マトリックス感動装置。

(7)前記2種の信号により前記延設された各配線を選択駆動する複数のスイッチング案子は、TMG (Transmittion Gate)チップからなることを特徴とする特許部求の範囲第1項記載のアクティブ・マトジックス駆動装備。

(8) 前記プロックはTMG(Transmittion Gate) ICからなることを特徴とする特許財政の範囲第 7項記載のアクティブ・マトリックス駆動装置。

(9) 前記アドレス配線を駆動するための第1 種の 電極配線はアドレスセレクト用I C により 選択されることを特徴とする特許調求の範囲第3項記載 のアクティブ・マトリックス駆動装置。

(10)前記アドレス配線を駆動するための第2種の 電極配線はアドレスドライバ用ICにより選択されることを特徴とする特許請求の範囲第3項記載 のアクティブ・マトリックス駆動装置。

(II) 前記データ配線を駆動するための第1 備の電

(3)

低消役電力化や低コスト化が可能であるために特 に注目されている。

近年、この被晶表示装置の機能性をさらに高めるために薄糠トランジスタによるスイッチング案子をマトリックスアレイに構成したものが開発されている。この方法は、整板上に設けたスイッチングトランジスタマトリックスの各ドットに画像情報を蓄積し、このマトリックスアレイの各ドットに対応した位置の被晶層の変化を所定期間保持して画像を作るものである。

このためにスイッチングトランジスタマトリックスアレイを用いた液晶表示装置はほぼ全時間表示となり、見易い画像が得られる。

ところで、スイッチングトランジスタの材料としては結晶、多結晶、アモルファス状態のSI。Cd8e,Te,Cd8 等が用いられる。このなかでも多結晶半導体やアモルファス半導体の薄膜技術は、低温プロセスが可能なために、ガラス基板等の比較的低温で取扱うことの必要な基板上にもスイッチングトランジスタのアクティブマトリック

極配線はデータセレクト用ICにより選択される ことを特徴とする特許請求の範囲第3項記載のア クティブ・マトリックス駆効装値。

(12)前記データ配線を駆動するための第2種の電 極配線はデータラッチ用ICにより選択されることを特徴とする特許請求の範囲第3項記載のアクティブ・マトリックス駆動装置。

3. 発明の詳細な説明

(発明の技術分野)

本発明はスイッチング累子をマトリックス状に配列した表示装置用の駆動装置に係り、 特に周辺 駆動回路を有するアクティブ・マトリックス駆動 装置に関する。

[発明の技術的背景とその問題点]

エレクトロルミネッセンス、発光ダイオード、 プラズマ、蛍光要示音、液晶などの表示デバイス は、表示部の薄型化が可能であり、計測機器、事 務機器やコンピュータ等の端末表示装置あるいは 特殊な表示装置への用途として要求が高まってい る。これらの表示デバイスの中で液晶表示装置は

(4)

ス累子を形成することができ、低価格で大面積の 表示装置を実用段階にした。

従来、このようなアクティブ・マトリックスアレイ 基板は表示部分のみで構成されており、この表示部のマトリックスアレイ 基板を表示 駆動するためには外部に設けた 駆動回路 部分とワイヤボンディング等により接続していた。

第15図(a)。(b)は透過型アクティブマトリックス液晶表示装盤に於ける表示部基板と駆動回路落板との一般的な接続方法を示す。

グワイヤ10で接続する。この組立て構造ではICをチップとして用いているがPC板の特徴を生かし、DIPICで構成することもできる。更にはPC板のかわりに透明ガラス基板を使えば感動回路基板の中央部の窓開けや保持板を不用とした容易な構造も取入れることができる。

(7)

これらの収動回路は既存のデュアルインライイン パッケージ型等のICをPC板上で組上げる構造とする場合には奇数と偶数の線走査に対し表示 を板への接続を工夫すれば解決できる。しかしなから、前述したような表示を板上にICチップを搭載し表示接置全体を小形化しようとする場合には画像データ処理回路のICとと 銀走査回路用ICはそれぞれ同一機能をもち出力 端子の位置が反転した 2 種類のICが必要となり、

る不良 発生も 起るので表示 後輩全体としての生産 性を著しく 悪くしていた。

第16図はこれらの駆動回路の概念的な構成図 を示す。まず外部機器からの画像情報、垂直信号。 水平信号。クロック信号等の入力信号12がコン トロール直路14亿入力される。このコントロー ル回路 1 4 で作られたクロック作号 1 6 ,画像デ - タ 1 8 a , 1 8 b は画像データ処理回路( - ラ インメモリ)20a,20bに入力し、また画像 スキャンニング信号22a,22bは線走査回路 2 4 a , 2 4 b に入力する。そして 線走査回路24 a, 24 b および 画像データ 処理回路 20 a, 20 b の各々からの信号が表示部2に入力されて画像を 作り出す。この表示部2内に形成した表示案子で レイとしての薄郁トランジスタは応答速度が遅い ため画像データ処理回路20a,20bに比較的 高速動作可能なICを用いて一ライン分の画像デ - タを記憶し、線走査回路24a,24bでは比 較的遅い速度で走査することのできるいわゆる線 順次走査を採用している。またこの方法ではライ

(8)

I C の生産性やその組立における能率が低下するものであった。又、周辺駆動回路自体も通常消費電力を低減する意味で C M O 8 等の L 8 I が用いられるが、このために必要な I C チップ 数は 2 0 個~ 5 0 個となり、消費電力が増大するばかりでなくアセンブリコストや I C チップ自体のコストもかかり過ぎる。

ク信号を用いて高速としたり、シフトレジスタに ダミーセルを設けて歩留り向上を図る場合は、配 線パターンが非常に微細となり加工精度がさらに 問題となり、また周辺駆動部の回路規模が増大し てしまうという問題も生じる。

尚、 直行する行電極及び列電極からなる。いわゆる単純マトリックス型の液晶表示装置に於いては、 特開昭 5 9 - 48738号の行電極の選択走査をマルチプレックス化することにより駆動回路を削減する方法があるが、この方法では、 例えば 16×16(256) 画業の場合の表示部と駆動回路部との接続部数は列が256,行が32となってしまい。結局は接続部数を大幅に減らすことができないという問題がある。

また駆動回路部に、例えばRAM等のメモリICやデータセレクターIC,レコーダIC等の結線を利用することが考えられるが、アクティブ・マトリックス用として安定なは気信号を送り込む駆動回路が必要であり、またアクティブ・マトリックス部のスイッチング素子に対する電気信号の印

(11)

各ブロック部の全てのスイッチング案子に 2 種の信号のうちの一方の信号を供給する第 1 種の電磁能 と、各ブロック部のスイッチング素子数に対応して設けられ各ブロック部の 1 個のスイッチング ステに 2 種の信号のうちの他方の信号を供給する第 2 種の電極配線とを具備するアクティブ・マトリックス 駆動装置を得ることにある。

# [発明の効果]

要示装置用 駆動回路 落 仮上の アクティブマトリックス 要示案子アレイの 閉辺に以上のような機能をもつスイッチング 案子群を配置することにより 多数のマトリックス 端子があっても、 これらの 端 気信号を作る 集 積 回路 の 紋を 少なくすることができる。 従って 駆動のための 消 受 退力が少なくなるばかり でなく ボンディング 等の 接続 係所が 大幅に 削減できる。

また、表示部マトリックスアレイのスイッチング素子より相なパターンでよいのでこのために高 歩留りが得られる。さらには表示部の面積に比べ 周辺の感動回路のアセンブリ面積は小さくできる 加量を多くでき且つ選択駆動が高速な感動装置が 必要とされるのである。

### (発明の目的)

本発明は上記したようなアクティブマトリックスアレイの表示部と、この表示部を駆動する周辺駆動回路の組合せに繰し、表示部のマトリックスアレイの製造歩留りを低下させることなく、かつ小数の駆動用ICで多数の表示部マトリックスアレイ端子を駆動することのできる表示装置用駆動装置を提供することを目的とする。

#### (発明の概要)

本発明はスイッチング素子とこのスイッチング 素子を駆動する電極配線とがマトリックス状に設けられたアクティブ・マトリックス部と、このアクティブ・マトリックス部から延設された各配線 に対応して設けられ2種の信号により延設された 各配線を選択駆動する複数のスイッチング案子と、 この複数のスイッチング案子が複数のブロック部と、この複数のオフロック部ととに設けられるの

(12)

など大幅な生産性の向上および奥装設計上の自由 度の拡大を図ったアクティブ・マトリックス駆動 回路基板を得ることができる。

また本発明による周辺駆動回路の選択駆動は各 スイッチング案子群(ブロック)でとに行なうこ とができるのでアクティブ・マトリックス部の選 択駆動を高速に行なうことができる。

#### [発明の実施例]

以下本発明の実施例を第1 図乃至第1 4 図を参照して説明する。先ず第1 図は本発明の一実施例を用いた表示装置用駆動回路基板の平面図であり、第2 図(a),(b),(は 第1 図に示す表示装置用駆動回路基板の中央領域を占める表示部の等価回路図であり、第3 図(a),(b)は要不接置用駆動回路基板の周辺領域を占める周辺駆動回路基板の平均に表示装置用駆動回路基板は、透明ガラス基板(30)上に表示部用のアドレス電板(32),(32 a),(32b),…(32w) 周辺駆動回路部用の周辺ソース配線端子部(34a),…(34h),(34l),…(34s)

及び周辺ゲート配線 (36a) (36b) ... (36h) が形 成されており、さらにスルーホール部 (38) を有す るシリコン酸化膜(40)が形成されている。 基板表 示部のシリコン酸化膜(40)上にはアドレス電極 (32a),(32b),…(32w) 形成部に対応して、また基板 周辺部のシリコン酸化膜(40)上には周辺ゲート配 線(36a),(36b)…(36h) 形成部に対応して失々 例えばアモルファスシリコンからなる島状パター ンの半導体複膜(42a),(42b),…(42g)が設けられて いる。 基 版表示 部の半導体 薄膜(42)の一端 部には データ追帳 (44),(44a),…(44w) が、 似端部にはドレ イン電極(46)が接続形成されておりスイッチング 素子を縛成している。 基板周辺部の半導体海膜(42a) ,…,(42g)の一端部には周辺ソース電極(50a), … (50g)が、他端部には網辺ドレイン電極(52a).… (52g)が接続形成されており、さらに周辺ソース 電 極 (50a),…,(50g) の 一 部 は スル ー ホ ー ル 部 (38) を介して周辺ソース配線端子部 (34a),(34b),… (34h)に展続され、周辺ドレイン電極 (52a);(52g) の一部はスルーホール 郡(38)を介して 表示部のア

05

Vapour Deposition ) 法により約3000Åを付着し、PEP技術により島状パターンの半導体薄膜(42a),(42b),…(42g) を形成する。

次に約3000AのITOからなる透明導電体層を付寄し、PBP技術でパターン化して幽累電極(53)を作る。そして次に約500AのMoと約14mのアルミニウムをスパッタ法あるいは蒸着により横層し第2層のパターンとなる表示部内ドレイン電極(46)、データ電極(44)、(44a)、(44b)、…(44w) 周辺ドレイン電極(52)、(52a)、…(52g)、周辺ソース電極(50)、(50a)、(50b)、…(50g) および駆動用IC接続部(60) を形成して表示部内のTFT(62) および周辺スイッチングトランジスタ群(64a)、(64b)、…(64b) を完収する。

第1 図乃至第3 図で示すように表示部内TFT (62) を走るアドレス 戦極 (32), (32a), (32b)…(32w) が第1 隔となっており、周辺ドレイン電極 (52), (52a), (52b),…(52g) の 第2 層との 接続のためにシリコン酸化膜 (40) の絶縁 雌に崩孔を施こしスルーホール部 (38) を設けることが必要であるが、表示

ドレス電極(32a),…,(32w)に接続されている。 このような表示装置用駆動回路基板を液晶表示装 置に用いる場合は、第2図向に示す如く、ドレイ ン電極(46)に、例えばITO(Iindiun Thin Oxide)からなる画素電極(53)を接続形成し、さ らに透明ガラス基板(30)の表示部領域上に液晶層 (54)を介して、例えばITOからなる透明導電膜 (56)が内側一面に形成された透明の対向基板(58) を設ければ良い。

次に上記表示装置用駆動回路装板の製造方法を説明する。先ず約2 mm 厚の透明ガラス装板(30)上に2000AのMの膜を付着し、PBP(Phot Engraving Process)技術により第1 質のパターンとなるアドレス電極(32a),(32b),…(32w)と周辺ソース配線端子部(34a),(34b),…(34h)及び周辺ゲート配線(36a),(36b),…(36h)を形成する。次に約2000Aのシリコン酸化膜(40)をCVD法により付着し、このシリコン酸化膜(40)の所額部位にスルーホール部(38)を形成する。その後、アモルファスシリコンをCVD(Chemical

(16)

部内TFT (62)を走るデータ電極 (44)、(44a)、(44b)
…(44w) と周辺ドレイン電極 (66)とに於いてはスルーホール部を必要としない。

周辺スイッチングトランジスタ群 (64a)、(64b)、(64c)、(64c)、(64h) のソース 電極部を共通に接続する周辺ソース配線端子部 (34a)、(34b)、(34h)、(34l)、(34s) 及びゲート配線部 (36a)、(36b)、(36h) の端部には駆動用I C 接続部 (60) は、 威動回路基板 (30)外部に設けられた駆動同路部 ( 図示せず ) とワイヤボンディング或いは導電性ゴムの圧接等により接続され所望の電気信号が与えられるために設けられている。

以上のようにして構成された表示装體用駆動回路基板では、周辺駆動回路部のゲート電極配線(36a);(36d)と周辺ソース配線端子部(34a),…(34h)により周辺トランジスタ群(64a),…(64d)をONして表示部のアドレス電極(32a),…(32w)を選択する。同様に周辺駆動回路部のゲート電極配線(36e)…(36h)と周辺ソース配線端子部(341),…(34s)により周辺トランジスタ群(64e),…(64h)をONして表

示部のデータ電極 (44a),…(44w) を選択する。第2 図に示すような液晶表示装 値に用いた場合は上記 のような表示部のアドレス電 値 (32a),…(32w)及び データ 電極 (44a),…(44w)の選択によりさらに表示 部内のTFT (62) を選択し、各TFT (62) に対応 した 画案 電極 (48) に 塩圧を印加して 液晶 値 (54) を 収動させる。 このように マトリックス 状に配置さ れた 画素 電極 (48)の 選択の 組合せにより任意の表 示像を映し出すことができる。

尚、上紀実施例では、周辺駆動回路部にセレクタ、ドライバ等の駆動回路部を設けてはいないが、第4 図に示すように周辺駆動回路部にデータセレクト用IC (70)、データラッチ用IC (72)やアドレスドライバ用IC (74)、アドレスセレクト用IC (72)を搭載することもできる。

すなわち本名明によればアクティブ・マトリックス部の各辺に対応してセレクト用ICとラッチ用IC若しくはドライバ用ICとセレクト用ICを1個ずつ設ければ良く、従って従来のシフトレジスタを用いた場合のように各データ若しくは各

(19)

して説明する。 第8 図(4) 、 (b) は周辺スイッチングトランジスタ群 T 』 、 T 』 、 T 』 、 T 。 からなる間辺 駅 動回路部の平面 図及びその等価 回路 図を示すものである。 この第8 窓(4) 、(b) では表示部の一辺 のドレイン 低陸数が 1 6 本である 場合の 周辺 駅 動回路を示しており、 ゲートを共通とする スイッチングトランジスタ群 T 』 、 T 』 、 T 』 , T 』 が 設けられソース 低値 B 』 ~ B 』 と共通ゲート 電値 G 』 ~ G 。 の選択によりドレイン電極 D 。 ~ D 10 を選択できるようになっている。

第9 図 個 , 他 はソース 超極配線 8 1 , 8 2 , 83, 8 4 と 、 ゲート 電極配線 G 1 , G 2 , G 3 , G 4 への 信号 発生 何 路 を示している。 第9 図 例 において 所定 の 時間 幅をもつ クロック 信号 C K により F F カウンタ (80) が パイナリカウント する。 このカウンタ (80) より上位 2 ビットの パイナリ 信号(82)を 受けて 第1 の デョーダ (84) でその デコーダ 信号 3 1 , 8 2 , 8 3 , 8 4 を 出力 する。 また カウンタ (80) の 下位 ビットの パイナリ 信号 (86) は 第2 の デコーダ (88) に 与えられ その デコーダ 信号 G 1 ,

アドレスラインに対応してラッチ機能或いは増幅 機能を持たせる必要がなく大幅に回路規模を縮小 することができる。

また本発明によればアクティブマトリックス 駆動回路基板と画像情報原となる外部機器との配線接続数を一挙に少なくできる利点がある。

また本発明に於ける表示装破用駆動回路基板は表示部と問辺駆動路回部とを別々に製造し、表示部と周辺駆動回路部との各端子の接続をエラストマー或いはワイヤボンディングにより行なっても良い。このように表示部と周辺駆動回路部とを別工程により製造する場合周辺駆動回路部のスイッチング素子は上記実施例の如きTFTに限る必要はなく、例えば第5図向、切、にに示すようなTMG(Transmittion Gate)チップ(80)で第6図に示すように再成しても良い。 更には第7図に示すようにTMGの素子教を多くしたIC(82)で構成したものであればアセンブリの手間が省略される。

次に本発明の動作を第8図乃至第14図を参照

(20)

G2, G3, G4 を作り出す。又、第9 図 向 にお いては第9図aDのカウンタとデコーダに替えて2 組のシフトレジスタを用いたものである。まず、 初期データ D が第 1 のシフトレジスタ (90) に入 力され、クロック信号CKに同期して81に現わ れる。この後初期データDをなくしてクロック信 号CKの2個目を励起して第1のシフトレジスタ (90) の出力を 8 2 化移行する。 同様 に クロック 信 号 C K を 3 個。 4 個と送り第 1 のシフトレジスタ (90) の出力を83,84と移す。 第2 00 シフトレ ジスタ (92) の出力信号 G1 、 G2 、 G3 、 G4 は 初期状態でG1がONとなっている。そうして第 1 のシフトレジスタ (90) のキャリー信号 C Y とク ロック俏母CKの組合せで第2のシフトレジスタ (92) の出力がシフトし日2 に移行する。 第1 のシ フトレジスタ (90) への入力データ信号 D は所足期 間でとに発生しての場合では84の出力でとに発 生するようになっている。このように第9図4、 (1)では、81,82,83,84の一巡走査でと にG1、G2、G3、G4の出力信号が切換わる

回路構成となっている。

第10図は第9図は取いは10の駆動回路からの 個号と第8図は、10の周辺スイッチングトランジスタ群T1、T2、T3、T4のドレイン電極配 線D1、D2、…D16の出力個号タイムチャートである。第6図に示すように各ゲート電極配線 G1、G2、G3、G4が所定期間ON状態のと 会ソース電極配線 S1、S2、S3、S4には配 次ONの信号が入力される。そしてゲート電配 線G1、G2、G3、G4の切り換えどとにS1、 S2、S3、S4を顧び走査すればスイッチレイ ン電極配線 D1、D2、一 D16は信号を順次 大力で表示部内TFTのアドレス電極の走査信 号として利用できる。

一方表示部内TFTへのデータ信号はシリアルな信号よりもパラレル信号が望ましい。 第11図及び第12図は本発明にかかわる周辺スイッチングトランジスタ群を用いた画像データ処理回路とそのタイムチャートである。まず、クロック信号

23

第14図は第1図で示す収動用IC接続部(60)を工夫しICチップを搭破した収動回路基板を示す。入出力端子部(92)から外部機器の画像データおよび走査信号を受け、所望動作のIC90.90a,…,90hでアドレス走査および画像データ処理が行なわれる。そうしてアドレス走査をスイッチ動作させる。スイッチングトランジスタ群(94)と、画像データを順次出力するスイッチングトランジスタ群(96)により表示走査が行なわれ表示部(98)により画像が映し出される。

尚、本発明の実施例ではアドレス走査側だけに限らず画像データ側にも周辺スイッチングトランジスタ辞を設けて周辺駆動用ICとの簡略化を図っているが、表示部内の画案セルに審價容量を加

CKに同期したアナログ画像信号ADがシフトレ ジスタ (94) の出力信号 (96) に従ってサンブルホー ルド (86) の所定箇所に寄えられる。サンブルホー ルド (98)に苦えられたアナログ画像情報 (100)は アナログドライバー (102) によって増幅されそれ ぞれの出力信号81、82、83、84を作る。 ーガシフトレジスタ (94) への一通りの脅き込み終 了ととにパイナリ個号 (96) の出力モードをカウン タ (98) に切換え、終段のデコーダ (104) によりデ コード出力信号 日1, 日2, 日3, 日4を切り換 える。このようにすればアナログ画像情報信号 S1、82、83、84とデコード信号G1、G2、 G3、G4の組合せで周辺スイッチングトランジ スタ群T1、T2、T3、T4からの出力信号 D 1 , D 2, ··· D 1 6 が 4 本単位で同時にかつそれ ぞれ独自のアナログ情報散を持って出力されると とになる。

このように画像データ側のスイッチングトラン ジスタ群の働きと、アドレス走査側のスイッチン ランジスタ群の働きを連動させることにより

(24)


#### 4. 図面の簡単な説明


第1図は本発明の一実施例を示す図、第2図乃 至第14図は本発明の他の実施例を説明するための図、第15図及び第16図は従来例を示す図である。


30… 海明ガラス装板、32,32a,32b,… 32w… 表示部用アドレス脱極配線、34a,…34h 341,…34s… 周辺ソース配線端子部、36a, 36b,…36h… 周辺ゲート配線、38… スルーホ ール部、40…シリコン酸化糖、42.42a.…
42g…半導体薄膜、44.44a.…44w…データ電像、46…ドレイン電像、50a.50b.…50g…
因辺ソース弱像、52a.52b.…52g…弱辺ドレイン関係、53… 画案電像、54… 依晶慢、56… 透明導電膜、58…対向基板。60… 駆動用IC 接続部、62… TFT、64a.64b.…64h…
周辺スイッチングトランジスタ群、66… 蘭辺ドレイン環像、70…データセレクト用IC、72…データラッチ用IC、74… Tドレスドライバ用IC、76… アドレスセレクト用IC。


代理人弁理士 則 近 憲 佑(ほか1名)


(27)















×







第 8 図







#### 室 9 成







# 第 10 図









第 16 図

